오늘은 빡공스터디를 통해 [엔지닉X윈스펙] 반도체 공부법 강의를 듣고, 반도체 공정 기술 기초에 대한 내용을 정리하겠다.

반도체 생태계는 기본적으로 분업 구조로 이루어져 있으며, 업종별 반도체 회사는 다음과 같이 분류가 된다.

회로 설계는 논리적 설계, 공정 설계는 물리적 설계와 가까운 것 같다...

반도체 공정 업무는 1. 설계 -> 2. 웨이퍼 생산 -> 3. 패키징, 테스트 -> 4. 판매, 유통으로 이루어져 있다. 설계는 논리적 설계와 물리적 설계가 있고, 설계 이후부터의 과정이 공정 및 제조에 해당한다. 웨이퍼 생산 단계는 전공정(F/E)이고, 패키징 및 테스트 단계를 후공정(B/E)이라고 칭한다.

Process Equipment 기업은(물리적) IDM과 Foundry, Packaging Company와 협업하고 장비와 관련이 있다. Process Material 기업은(화학적) 공정에 사용하는 재료와 관련이 있다.

IDM(종합 반도체 기업은 1, 2, 3, 4를 모두 수행하는 기업으로 설계와 파운드리가 함께 가능한 기업이다. 과거에는 IDM 기업에 칩 설계를 의뢰했으나 PDK 차이와 IDM의 독자적인 칩 개발 집중에 의해 의뢰한 칩 설계에 대한 시간 지연이 발생하여, 공정과 제조를 하지 않고 설계에만 집중하는 칩리스와 팹리스 기업들이 생겨나게 되면서 이와 같은 분업 구조가 이루어지게 되었다. Fabless 기업에는 대표적으로 Qualcomm, Nvidia, Apple, AMD, LSI 등이 있다. 파운드리 기업에는 삼성, TSMC, DB하이텍 등이 있다. 디자인 하우스 기업이란, 앞서 언급한 PDK 차이를 해소하기 위한 기업으로 설계와 파운드리를 잇는 업무를 진행하는 기업을 의미한다.(IDM과 Fabless Company와 협업한다.)

반도체 기술 연구의 발전 방향은 2000년쯤에는 장비 기술이 반도체 공정 기술보다 우수했으나 약 2004, 2005년 이후부터는 역전되었다. 2004/2005년 이전에는 회로 기술 집적도가 마이크로 기술 정도였으며 8 inch(200mm) wafer를 사용하였고 이후에는 나노 기술로 넘어가게 되었고 12 inch(300mm) wafer를 사용하게 되었다. wafer 크기는 양산용으로는 8 inch 이상을 사용하고 이하로는 연구용으로 사용한다. wafer 크기가 커지면 칩 생산성이 좋아지나, 크기가 바뀌게 되면 장비와 라인이 모두 바뀌어야 하므로 삼성은 최근에는 18"(450mm) wafer를 사용하기 위하여 높이 80m Fab을 신축해 P1, P2, P3, P4 Line을 18 inch wafer에 맞추었다. 8 inch wafer 시대에는 보통 수작업을 하였고 12 inch wafer 시대에는 서버와 통신하여 smart factory 기술로 자동화하였다. 반도체 생산 시설은 Fab 시설과 인프라 시설로 구분된다. Fab 건설은 부대 시설 및 인프라 시설 구축 후에 메인 장비를 반입한다. 인프라 시설은 건물, 전기, 가스, 용수 등의 공급과 정화 작업 같은 후처리를 담당한다.

생산 라인은 FAB(Clean room;B.F.(Ballroom Fab))-CSF(Clean SubFab)-FSF(Utility Level)로 구성되고 Fab은 Area별로 청정도를 다르게 관리한다. Work Zone은 Class 1이지만 Utility Zone Class에서는 설비를 유지 및 보수하기 때문에 Class 100 정도로 상대적으로 낮은 청정도이다. Fab의 설비는 원격 모니터링과 현장 패트롤 통해 관리한다.